
链接训练过程与优化
本技术说明详细解释了 Z800Freya 如何测试链路训练过程,以帮助您优化 112G SerDes 设备的性能。
内容包括:预设、系数值和步长、链路训练、XenaLT 算法、如何测试 DUT 的 LT 性能、算法、FIR 滤波器、重点系数和分接系数之间的关系以及 Z800Freya 中的系数设置。
Z800Freya :OSFP 和 QSFP-DD 版本
| Z800qFreya (如上图所示) | Z800oFreya | |
| 接口 端口 x 速度 | QSFP-DD800 112G串解码器(PAM4) 1 x 800GE 2×400GE 4** × 200GE 8** x 100GE 56G Serdes(PAM4) 25G/10G Serdes(NRZ) QSFP-DD模块支持在两个插槽中同时提供连接。若选择任一模式,所有端口将采用相同的接口配置,且端口将在两个插槽间共享。 例如选择QSFP112模式(8×100G)时,QSFP-DD插槽将提供4个可用端口,QSFP112插槽同样提供4个可用端口。 | OSFP 112G串解码器(PAM4) 1 x 800GE 2 x 400GE 4×200GE 8 x 100GE 56G Serdes(PAM4) 25G/10G Serdes(NRZ) |
| Xena紧凑型 | ✓ | ✓ |
| 泽娜湾 | ✓ (只能安装在 B2400 机箱中) | ✓ (只能安装在 B2400 机箱中) |
白皮书
...对于这项技术

In this White Paper we focus on the physical layer of Ethernet and the different testing methodologies and equipment used to ensure the integrity and performance of Ethernet at the physical layer.

Accelerating CMIS Testing
Our latest White Paper explains the core CMIS architecture, highlights the key CMIS extensions enabling 100G‑per‑lane and terabit‑class modules, and shows how engineers can test modern transceivers and active cables using Teledyne LeCroy's Ethernet traffic generators and analyzers.

Ultra Ethernet Link Layer
Learn how Ultra Ethernet enhances the Ethernet Link Layer to meet the demands of modern AI and HPC workloads for predictable, lossless, low‑latency performance at scale.

突破人工智能瓶颈
太比特以太网如何满足人工智能与高性能计算的高带宽、零损耗需求







