112Gbps SerDesマスタークラス

112Gbps SerDesマスタークラス

12月8日、Xena Networksは、AMD Xilinx、MultiLane、Teledyne LeCroy と共同で、112Gbps SerDesの実装に関するマスタークラスを開催した。

56Gbpsから112Gbps SerDesへのアップグレードを準備しているエンジニアは、これらの4つのプレゼンテーションで貴重な情報を豊富に得ることができる。

録画をご覧になるには、反対側のフォームにご記入ください。

112Gリンク設計のベストプラクティス - エンド・ツー・エンドのアプローチ

AMD XILINX

発表者 マーティン・ギルパトリック（トランシーバー技術担当シニアテクニカルマーケティングマネージャー） &ジュン・ワン（トランシーバー＆SI担当シニアテクニカルマーケティングマネージャー）

112Gリンクを高性能製品に組み込むことは、チャンスであると同時に新たなエンジニアリングの課題をもたらします。マーティン・ギルパトリックは、112Gのためのシステムを設計する際に考慮すべき点を概説します。

112G SerDes開発における物理層の課題を克服する

マルチレーン

プレゼンターハニ・ダウ （シニア・アプリケーション・エンジニア）

SI設計と熱管理は、物理層112G/レーンSerDesの最も重要な課題の2つです。Hani Daouはこの2つの課題を取り上げ、MultiLaneがチップやシステム開発者を非常に早い段階からどのようにサポートできるかを紹介する。

112Gリンク・トレーニング・テスト - プロトコルとパフォーマンス

Xena ネットワーク 

プレゼンタークラウス・ホイヤー （テクノロジー＆アーキテクチャー担当副社長）

56Gから112GのSerDes速度への移行により、イーサネットリンクの確立を成功させるための堅牢なAN/LT実装の重要性が高まっています。Claus Hoyerは、主要なエンドポイントAN/LTプロトコル・テスト・パラメータを概説し、優れたシグナル・インテグリティを達成するための戦略を紹介します。

112GbpsのスピードでAN/LTの信頼性を高める

Teledyne LeCroy

プレゼンタークレイグ・フォスター （プロダクトラインマネージャー）

新たな高速化のたびに、AN/LTの相互運用性に新たな課題がもたらされる。クレイグ・フォスターは、AN/LTリンクの立ち上げで遭遇する一般的な問題や、信頼性を向上させるためのプロセスを紹介する。