シグナル・インテグリティ

高速イーサネット・リンクの最初のチェック項目の1つは、シグナル・インテグリティである。通常、これにはアイ・ダイアグラムの解析が含まれますが、56G/112G PAM-4レシーバーでは、サンプリングされ復元された信号から4レベルの垂直スライサー・アイが構築されます。4つのPAM-4スライス間の分離が良いほど、シグナル・インテグリティは良くなります。

PCSレーンレベルテスト

PHY の PCS 副層は、多数の並列 PCS レーンで動作する。送信後、これらのレーンは識別され、互いに対してアライメントされる必要がある。従って、典型的なテストケースは、Tx PCS レーン毎にユーザ定義のスキューを挿入するだけでなく、PCS レーンのスワップを含む。このようなテストでは、DUTのレシーバーがPCSレーンの順序を変更し、スキューの変動を処理できることを検証する。

前方誤り訂正テスト

FEC（Forward Error Correction）はPCSサブレイヤの重要な部分であり、テストが必要である。特定のイーサネット速度に依存するいくつかの異なるタイプのFEC-スキームがあります。新しいFECの実装をテストするには、エラーを挿入し、FECがエラーを訂正するかをチェックする必要があります。また、PRBSジェネレータとイーサネット試験装置からのエラー挿入により、FEC前後のBER性能を検証することができます。

イコライゼーション

FECが機能するのは、FEC前のビット・エラー量が大きすぎない場合のみである。高速イーサネットを電気ケーブルで伝送する場合、シグナル・インテグリティを向上させるために、トランスミッターとレシーバーの両方でイコライザーが必要となる。物理層試験の一環として、イコライザは、各レーンと使用される特定の伝送媒体の信号品質を最適化するために手動で調整されなければならない。

オートネゴシエーションとリンクトレーニング

オートネゴシエーション（AN）とリンクトレーニング（LT）は、電気接続によるイーサネット伝送の重要な要素であり、全体的な設置時間を短縮し、設定ミスのリスクを最小限に抑え、パフォーマンスを最適化することができます。ANプロセスでは、接続された2つのデバイスが伝送速度とFEC能力に関する情報を交換し、共通の伝送パラメータセットに合意します。その後、LTを使用して、選択された伝送速度でBERが最小になるように、各デバイスの送信イコライザ設定を自動的に調整します。

ANプロトコルとLTプロトコルはIEEE802.3によって標準化されているが、半導体やネットワーク機器の開発者にとって、自社製品の性能を検証することは困難であることが判明している。実装のわずかな違いによって、サードパーティとの相互運用性テストで製品が不合格になることがある。また、ベンダーはしばしばトラブルシューティングに苦労し、誤動作の根本原因を見つけることができない。

Z800Freya ANLTテスト・アプライアンスは、AN/LTプロトコルの性能検証およびトラブルシューティング用に設計されています。

以下のビデオで、XenaManagerソフトウェアとZ800Freya 、レイヤー1機能をテストする方法をご覧ください。