Z800Freya SWの新リリースは、112G SerDesのテストに有益な機能を提供します。

ニュース

Xena Z800Freya イーサネット・トラフィック・ジェネレーター用のリリース2.15がリリースされました。

リリース2.15では、一般的な安定性とパフォーマンスの向上に加え、Xena Z800Freya トラフィック・ジェネレーターに重要な新機能が追加されました。

 

 

リリース2.15には、以下の貴重な新機能が含まれています:

  1. AN/LTモードでは、1x800G ETCまたは1x800G IEEE1x800Gによるトラフィック生成をサポート(ストリーム統計なしのシングルストリームTGA)

  2. XenaManagerのAN/LT拡張機能

  3. シグナル・インテグリティ・ビュー(SIV)

  4. PRBSを補完する2つの新しいテストパターンをサポート

  5. I2Cアクセス速度が最大800KHzに向上

  6. RS-FECサポート

Freya 2.15 ソフトウェアは、Z800Freya テストモジュールにのみ適用されます。Freya 既存のお客様は、弊社に直接お問い合わせの上、ソフトウェアおよびリリースノート全文をご請求ください。

以下は、Freya 2.15の新機能の詳細です。また、これらの機能がどのように動作するかを説明した5分間のビデオもご覧ください:

1.IEEEおよびETC 800G-ETC-CR8/KR8の両方をサポート。

IEEEとETCの両方が、100Gb/sレーンレートをベースとした800GbEについて異なる仕様を持っている。そのため、リンクに使用する技術を選択する必要があります。そのため、XenaManagerとZ800Freya を使用して800Gをテストする場合、IEEEかETCを選択して800Gバリアントを手動で設定するか、オートネゴシエーションに任せることができます。

2.AN/LT拡張

XenaManagerは、多くの新しいANLT機能で強化されました:

自動再スタートには2つのモードがあります。1つ目はEnable ANLT Auto-Restart after Link Toggling(リンク切り替え後のANLT自動再起動を有効にする)。これは、リンクがダウンしている場合にANLTを再起動し、リンクがアップするまでANLTを再び開始します。

2つ目のモードは「Enable ANLT Auto-Restart after Link Training Failure」と呼ばれるものです。リンクトレーニングが失敗した場合、リンクトレーニングが成功するまで ANLT は再スタートします。リンクトレーニングの成功は、両方のリンクトレーニングポートがトレーニング済みと宣言されたときに発生します。

リンクトレーニングタイムアウトは、リンクトレーニングタイムアウトの有効/無効を設定できる。IEEEでは、ANLTは12秒以内に完了する必要があると定義されていますが、テスト目的では、これを無効にするオプションが便利です。

テクノロジーとFECアビリティの設定では、ポートがアドバタイズすべきテクノロジーとFECアビリティを簡単に選択できます。ポートがサポートする能力は太字で表示されます。設定されているのは、オートネゴシエーションフレームの 5 つの F ビット、F0 から F4 です。

また、スピードとFEC能力の両方について、リモート・リンク・パートナーが宣伝している技術能力を見ることも可能です。

自動ネゴシエーションの結果の概要には、自動ネゴシエーションが正常に終了したかどうか、および、FECを含む、ネゴシエーションされたさまざまな技術能力の最大公約数などが表示されます。

リンク・トレーニング結果の概要には、各SerDesのステータス、リンク・トレーニング完了のステータス、リンク・トレーニング開始から両端のトレーニング完了までの期間、TXプリコーディング・コンフィグ、RXプリコーディングのステータスが表示されます。

3.シグナル・インテグリティ・ビュー(SIV)

この新機能により、112G PAM4の信号損失とノイズ障害を簡単に解析できる。

信号があるポートから別のポートに伝送されるとき、いくつかの要因によって信号が劣化することがある。信号がトランスミッターからレシーバーに移動するにつれて、電線の固有抵抗によって信号レベルが低下し、信号が徐々に失われる。帯域幅の制限は、符号間干渉(ISI)につながり、電気レーンとコネクター間の誘導結合は、クロストークにつながる。同様に、インピーダンスの不一致は反射の原因となり、「リターンロス」とも呼ばれます。ジッターは送信機と受信機の両方で発生し、最後に熱雑音も信号を劣化させます。

シグナル・インテグリティは送信信号の品質を測定するもので、一般にアイダイアグラムとして表示される。

しかし、112G SerDes PAM4 信号に使用する場合、FEC 前のアイダイアグラムはほとんど閉じてしまい、シグナルインテグリティの解析に使用するのは困難である。代わりに、垂直スライサー・アイダイアグラムを使用することができる。この図は、多数のサンプルについて、サンプリングされ、回復された信号レベルをプロットすることによって構築される。

XenaManagerのSignal Integrity View(下図)は、信号損失とノイズの影響であるサンプルビューを明確に示し、その隣のヒストグラムビューは各スライスの分布形状を示す。これにより、各眼のスライスの特徴をより簡単に識別することができます。

XenaManagerのSignal Integrity Viewコントロールパネルを使用して、解析するSerDesと解析期間を素早く設定できます。

4.SSPRQと方形波テストパターン

Z800Freya がサポートする新しいテストパターンです。

SSPRQパターン(Short Stress Pattern Random Quaternaryの略で、IEEE 802.3条項の1つ)は、キャプチャに十分な短さでありながら、長時間のランダムデータ期間よりもストレスがかかるというバランスを取ろうとしています。SSPRQは、そのストレスを誘発する性質にもかかわらず、高度なイコライゼーション、BER、ジッター、ノイズ解析のために管理可能なままである。このため、光および電気トランスミッターのコンプライアンス検証や、データ・レシーバーのクロック・リカバリ・テストに適しています。

5.I2Cアクセス速度 - 最大800KHz

リリース2.15では、Z800Freya のI2Cアクセス速度を100KHzから800KHzまで設定できるようになりました。設定する周波数が高いほど、ケージに挿入されたトランシーバー内のレジスタへの読み書きが高速になります。これにより、トランシーバーの設定を伴うテストの効率が向上します。

6.RS-FEC サポート

最後に、RS-FEC(Reed-Solomon Forward Error Correction)は、Z800Freya ポートを112G SerDesレーンスピードの100GBASEに設定する際のオプションです。